Ubunifu wa Kidhibiti Rahisi cha VGA katika VHDL na Verilog: Hatua 5

2024 Mwandishi: John Day | [email protected]. Mwisho uliobadilishwa: 2024-01-30 12:51

Katika hii inayoweza kufundishwa, tutabuni Kidhibiti rahisi cha VGA katika RTL. Mdhibiti wa VGA ni mzunguko wa dijiti iliyoundwa kuendesha maonyesho ya VGA. Inasomeka kutoka kwa bafa ya fremu (Kumbukumbu ya VGA) ambayo inawakilisha fremu inayoonyeshwa, na hutoa data muhimu na ishara za usawazishaji kwa kusudi la kuonyesha.

Ikiwa unatafuta nambari ya Verilog / System verilog: Tembelea blogi yangu ya VGA Mdhibiti na Mfumo wa Video katika Verilog

Hatua ya 1: Muunganisho wa Mdhibiti wa VGA

Zifuatazo ni ishara kuu za kiolesura katika Kidhibiti cha VGA

• Saa ya Pixel au Saa ya VGA
• Ishara za HSYNC na VSYNC

Kwa onyesho la VGA lililochaguliwa, lazima kwanza uhesabu masafa ya Saa ya Pixel inayohitajika kuiendesha. Inategemea vigezo 3: Saizi Jumla za Usawa, Saizi za Wima Jumla, Kiwango cha Kuonyesha upya Screen.

Kwa kawaida, F = THP * TVP * Refresh Rate

Pata nyaraka kwenye saa ya pikseli inayohitajika kwa maonyesho anuwai ya VGA, kwenye RAR iliyoambatanishwa.

Ishara za HSYNC na VSYNC hutengenezwa kutoka saa ya Pixel. Wakati wa ishara za HSYNC na VSYNC hutegemea idadi ya vigezo: Usawa wa mbele na wima, Ukumbi wa nyuma na wima, Saizi za Ulalo na Uwima, Upana wa Polse ya Usawa na Usawa.

Vigezo hivi vimekadiriwa kwa onyesho la VGA iliyochaguliwa. Pata nyaraka hizi kwenye RAR iliyoambatanishwa.

Vigezo hivi ni vigezo vinavyoweza kusanidiwa katika IP yetu ya Mdhibiti wa VGA.

Hatua ya 2: Kuunganisha Mdhibiti wa VGA na Uonyesho wa VGA

Takwimu inaonyesha jinsi ya kuunganisha Mdhibiti wa VGA na onyesho la VGA. Unahitaji vifaa vingine viwili kukamilisha mfumo:

• Fremu bafa: Kumbukumbu ambayo inashikilia fremu kuonyeshwa.
• Video DAC: DAC inayobadilisha data ya dijiti ya RGB na inaendesha onyesho la VGA na ishara za Analog za RGB kwa kiwango kinachofaa cha voltage.

Moja ya DACs rahisi na maarufu ya Video ni ADV7125. Ni 8-bit DAC ambayo inabadilisha maneno ya dijiti ya RGB kuwa ishara za Analog 0-0.7 V na kuendesha onyesho la VGA.

Hatua ya 3: Muundo wa Bafa ya Sura

Ni kumbukumbu ambayo "huhifadhi" picha kuonyeshwa. Kwa kawaida ni RAM au wakati mwingine ROM. Tutazungumzia jinsi ya kuunda bafa ya fremu kuwakilisha picha. Fremu bafa hupitisha habari hii ya dijiti kwa Video DAC kwa amri kutoka kwa Mdhibiti wa VGA.

Kwanza tunapaswa kuamua kina cha pikseli kinachohitajika. Inaamua ubora wa picha, rangi anuwai pikseli inaweza kuwakilisha. Kwa DAC 8-bit, tunahitaji kuwakilisha vifaa vya msingi vya rangi ya pikseli: R, G, na B kwa vipande 8 kila moja. Inamaanisha, pikseli ni ya 24-bit.

Kila pikseli huhifadhiwa kwa njia inayofanana katika maeneo ya kumbukumbu ya Bafa ya Sura.

Tuseme picha inayoonyeshwa ni saizi 800x600.

Kwa hivyo Frefa bafa inahitajika ni 800x600 = 480000 x 24 bits kumbukumbu

Ukubwa wa jumla ya kumbukumbu ni 800x600x24 = 1400 kB takriban.

Ikiwa picha nyeusi na nyeupe, 800x600x1 = 60 kB approx.

Kuzuia RAM labda kutumika kutumiwa bafa ya fremu katika Xilinx FPGAs.

Hatua ya 4: Vidokezo

• Ishara za ziada zinahitajika kwa Mdhibiti wa VGA kulingana na DAC iliyochaguliwa. Nimetumia ADV7125.
• Ongeza ucheleweshaji wa mzunguko kupitia flip-flops kwenye VSYNC na HSYNC kabla ya kuendesha onyesho la VGA. Hii ni kwa sababu ya latency za DAC na Kumbukumbu. Ishara za pikseli zinapaswa kusawazishwa na HSYNC na VSYNC. Kwa upande wangu, ilikuwa kucheleweshwa kwa mzunguko 2.
• Ikiwa bafa ya fremu ya ukubwa uliopewa haiwezi kubuniwa kwenye FPGA kwa sababu ya kuzuia upeo wa ukubwa wa kondoo-dume, tumia kumbukumbu ndogo kuwakilisha picha na hariri tu msimbo ili kusonga juu ya anwani kwenye mpaka wa kumbukumbu inayopatikana, badala ya mpaka kamili wa fremu. Hii itaiga picha sawa tena na tena kwenye skrini nzima. Njia nyingine ni kuongeza pikseli ambayo kila pikseli imeigwa ili kuonyesha picha nzima katika skrini kamili, kwa azimio kidogo. Hii inaweza kufanywa kwa kurekebisha mantiki ya nyongeza ya anwani kwenye nambari.
• IP inabebeka kabisa kwa FPGA zote na inathibitisha hadi 100 MHz kwenye Virtex-4 FPGA.

Hatua ya 5: Faili zilizoambatanishwa

RAR ina:

• Nambari ya Mdhibiti wa VGA
• PDF za viwango vya VGA.