Jinsi ya kutengeneza hisia za sasa za ADC: Hatua 5

2024 Mwandishi: John Day | [email protected]. Mwisho uliobadilishwa: 2024-01-30 12:50

Katika Agizo hili tutaelezea jinsi ya kutekeleza kibadilishaji cha 8-bit analog-to-digital (ADC) katika SLG46855V ambayo inaweza kuhisi mzigo wa sasa na kiunga na MCU kupitia I2C. Ubunifu huu unaweza kutumika kwa matumizi anuwai ya sasa ya kuhisi kama vile ammeters, mifumo ya kugundua makosa, na viwango vya mafuta.

Hapo chini tulielezea hatua zinazohitajika kuelewa jinsi suluhisho limepangwa kuunda akili ya sasa ya ADC. Walakini, ikiwa unataka tu kupata matokeo ya programu, pakua programu ya GreenPAK ili kuona Faili ya Ubunifu wa GreenPAK iliyokamilishwa tayari. Chomeka GreenPAK Development Kit kwenye kompyuta yako na hit program ili kuunda akili ya sasa ya ADC.

Hatua ya 1: Usanifu wa ADC

ADC kimsingi inajumuisha kulinganisha analog na Digital-to-Analog Converter (DAC). Mlinganishi huhisi voltage ya pembejeo dhidi ya voltage ya pato ya DAC, na baadaye hudhibiti ikiwa itaongeza au kupunguza nambari ya kuingiza ya DAC, kama kwamba pato la DAC linabadilika kuwa voltage ya pembejeo. Nambari inayosababisha kuingiza DAC inakuwa nambari ya pato la dijiti ya ADC.

Katika utekelezaji wetu, tunaunda DAC kwa kutumia mpangilio wa upanaji wa mpito (PWM). Tunaweza kuunda kwa urahisi pato sahihi la PWM linalodhibitiwa na dijiti kwa kutumia GreenPAK. PWM ikichujwa inakuwa voltage yetu ya analog na kwa hivyo hutumika kama DAC inayofaa. Faida tofauti ya njia hii ni kwamba ni rahisi kuweka voltages ambayo inalingana na nambari ya sifuri na kiwango kamili (sawa sawa na faida) kwa kurekebisha tu maadili ya kupinga. Kwa mfano, mtumiaji anataka kusoma nambari ya sifuri kutoka kwa sensorer ya joto bila sasa (0 µA) inayolingana na 4.3 V, na nambari kamili kwa 1000 µA inayolingana na 3.9 V (Jedwali 1). Hii inatekelezwa kwa urahisi kwa kuweka tu maadili machache ya kupinga. Kwa kuwa na masafa ya ADC yanayolingana na masafa ya sensa, tunatumia sana azimio la ADC.

Kuzingatia muundo kwa usanifu huu ni kwamba masafa ya ndani ya PWM yanahitaji haraka sana kuliko kiwango cha sasisho cha ADC kuzuia tabia isiyopunguzwa ya kitanzi chake cha kudhibiti. Kwa uchache inapaswa kuwa ndefu kuliko saa ya kaunta ya data ya ADC iliyogawanywa na 256. Katika muundo huu, kipindi cha sasisho cha ADC kimewekwa kwa 1.3312 ms.

Hatua ya 2: Mzunguko wa ndani

ADC inayobadilika inategemea muundo uliowasilishwa katika Dialog Semiconductor AN-1177. Kasi ya saa imeongezwa kutoka 1 MHz hadi 12.5 MHz ili kutazama kaunta ya ADC kwani SLG46855 ina saa 25 MHz inapatikana. Hii inaruhusu kiwango cha kusasisha kwa kasi zaidi kwa azimio bora la sampuli. Ufungaji wa LUT saa ya data ya ADC imebadilishwa kwa hivyo itapita kupitia ishara ya 12.5 MHz wakati PWM DFF iko chini.

Hatua ya 3: Mzunguko wa nje

Kontena ya nje na mtandao wa capacitor hutumiwa kubadilisha PWM kuwa voltage ya analog kama inavyoonekana katika skimu ya mzunguko katika Kielelezo 1. Thamani zinahesabiwa kwa azimio kubwa kwa kiwango cha juu cha sasa kifaa kitasikia. Ili kufikia mabadiliko haya, tunaongeza vipinga R1 na R2 sambamba na VDD na ardhi. Mgawanyiko wa kupinga hugawanya chini VBAT kwa upande wa chini wa anuwai ya voltage. Uwiano wa mgawanyiko kwa kiwango cha chini kinachotarajiwa VBAT inaweza kutatuliwa kwa kutumia equation 1.

Hatua ya 4: I2C Soma Maagizo

Jedwali 1 linaelezea muundo wa amri ya I2C kusoma data iliyohifadhiwa kwenye CNT0. Amri za I2C zinahitaji kuanza kidogo, kudhibiti byte, anwani ya neno, kusoma kidogo, na kuacha kidogo.

Mfano amri ya I2C ya kusoma nyuma hesabu iliyohesabiwa ya CNT0 imeandikwa hapa chini:

[0x10 0xA5] [0x11 R]

Thamani iliyohesabiwa ambayo inasomwa nyuma itakuwa nambari ya nambari ya ADC. Kama mfano, nambari ya Arduino imejumuishwa kwenye faili ya ZIP ya maandishi haya ya programu kwenye wavuti ya Dialog.

Hatua ya 5: Matokeo

Ili kujaribu usahihi wa muundo wa akili wa sasa wa ADC, maadili yaliyopimwa kwa kiwango cha mzigo uliopewa sasa na kiwango cha VDD ililinganishwa na thamani ya kinadharia. Thamani za nadharia za ADC zilihesabiwa na equation 2.

ILOAD ambayo inaambatana na thamani ya ADC inapatikana na equation 3.

Kwa matokeo yafuatayo nilitumia maadili haya ya sehemu yaliyoonyeshwa kwenye Jedwali 3.

Azimio la dhamana ya ADC kwa ubadilishaji wa ILOAD inaweza kuhesabiwa kwa kutumia equation 3 na maadili yaliyopimwa katika Jedwali 2 na thamani ya ADC imewekwa kwa 1. Na VBAT ya 3.9 V azimio ni 4.96 /A / div.

Ili kuongeza mzunguko wa akili ya sasa ya ADC kwa kiwango cha chini cha VDD cha 3.6 V na kiwango cha juu cha sasa cha 1100 andA na kipingaji cha hisia cha 381,, mgawo bora wa mgawanyiko ungekuwa 0.884, kulingana na mlingano 1. Na maadili yaliyotolewa kwenye Jedwali 2, mgawanyiko halisi ana mgawo wa mgawanyiko wa 0.876. Kwa kuwa hii ni kidogo kidogo, itaruhusu upeo mkubwa zaidi wa mzigo wa sasa ili maadili ya ADC yako karibu na upeo kamili lakini hayatafurika. Thamani halisi ya mgawanyiko imehesabiwa na equation 4.

Hapo juu (Takwimu 2-6, Jedwali 4-6) ni vipimo vilivyochukuliwa vya mzunguko katika viwango vitatu vya voltage: 4.3 V, 3.9 V, na 3.6 V. Kila ngazi inaonyesha grafu inayoonyesha tofauti kati ya maadili ya kipimo na nadharia ya ADC. Maadili ya nadharia yamezungukwa kwa nambari kamili ya karibu zaidi. Kuna grafu ya muhtasari kulinganisha tofauti katika viwango vitatu vya voltage. Baadaye kuna grafu inayoonyesha uwiano kati ya maadili ya nadharia ya ADC na upakiaji wa sasa katika viwango tofauti vya voltage.

Hitimisho

Kifaa hicho kilijaribiwa katika viwango vitatu vya voltage: 3.6 V, 3.9 V, na 4.3 V. Mbalimbali ya mifano ya voltages betri kamili ya lithiamu ya ion ambayo hutoka kwa kiwango chake cha majina. Kwa viwango vitatu vya voltage, inazingatiwa kuwa kifaa kawaida kilikuwa sahihi zaidi kwa 3.9 V kwa mzunguko uliochaguliwa wa nje. Tofauti kati ya maadili ya ADC yaliyopimwa na ya kinadharia ilikuwa tu thamani ya desimali 1 mbali kwenye mikondo ya mzigo wa 700 - 1000 µA. Katika upeo wa voltage uliyopewa, viwango vya kipimo vya ADC vilikuwa alama 3 za juu juu ya hali ya majina katika hali mbaya. Marekebisho zaidi kwa msuluhishi wa kontena yanaweza kufanywa kuboresha viwango tofauti vya voltage ya VDD.